123
Synopsys Design Compiler

Synopsys Design Compiler

Verilog, VHDL ve Sistem Verilog'u IC üretimi için GDSII maskesine derlemek için ASIC mantık sentezi yazılımı.
Synopsys, sentez ve fiziksel uygulama akışının iki kat hızlanmasını sağlayan Design Compiler 2010 sunar.RTL tasarımcıları, kat planı sorunlarını erken belirlemek ve düzeltmek için kat planı keşfi yapabilirse bunu yapabilirler.

İnternet sitesi:

Kategoriler

Ücretsiz lisansa sahip tüm platformlar için Synopsys Design Compiler alternatifleri

Synplify Pro

Synplify Pro

Xilinx ve Altera gibi FPGA'lar için jenerik FPGA sentezi ön ucu.